低功耗、低成本CPLD

ispMACH 4000ZE CPLD系列是超低功耗、大批量便携式应用的理想选择。基于莱迪思畅销的低功耗ispMACH® 4000Z CPLD系列架构，第二代的ispMACH 4000ZE在典型情况下的待机电流低至10μA；超小型、节省空间的0.4mm间距Ball Grid Array封装；3.3V、2.5V和1.8V的I/O标准支持，并且具有兼容5伏的I/O性能。

• 重要特性
• 器件选型指南
• 参考设计和开发套件

特性

• 超低功耗CPLD
  • 待机电流低至10μA（典型值）
  • 1.8V核电压；工作电压低至1.6V V_CC，低动态功耗
  • 更低的动态功耗，通过使用电源防护（Power Guard）选择性的禁止输入
  • 每个管脚的上拉、下拉或总线保持控制，以降低系统功耗
  • 针对功耗敏感的消费类应用的出众的解决方案
• 小尺寸
  • 0.4mm间距超芯片级BGA，小至4mm x 4mm
  • 0.5mm间距芯片级，小至5mm x 5mm
• 便于系统集成
  • 灵活的多种电压I/O接口
  • 针对LVCMOS 3.3、LVTTL和 PCI的兼容5V I/O接口
  • JTAG在系统可编程（ISPTM）
  • 片上的用户振荡器和定时器
  • 支持多种温度范围：商用级：0 至 90°C 结点温度 (T_j)，工业级：-40 至 105°C 结点温度 (T_j)
  • 仅提供符合RoHS（无铅）封装
• 高性能CPLD
  • 最高工作频率f_MAX = 260MHz
  • 传播延迟t_PD = 4.4ns
• 易于设计
  • 符合标准的产品架构

器件选型指南

ispMACH 4000ZE (1.8V)

	4032ZE	4064ZE	4128ZE	4256ZE
典型待机电流 (µA)	10	11	12	13
密度宏单元数	32	64	128	256
tPD (ns)	4.4	4.7	5.8	5.8
Fmax (MHz)	260	241	200	200
最大用户 I/O数	32	64	96	108
封装1	I/O+专用输入数
48 TQFP (7x7mm, 0.5mm间距)	32+4	32+4
64 csBGA (5x5mm, 0.5mm间距)	32+4	48+4
64 ucBGA (4x4mm, 0.4mm间距)		48+4
100 TQFP (14x14mm, 0.5mm间距)		64+10	64+10	64+10
132 ucBGA (6x6mm, 0.4mm间距)			96+4
144 TQFP (20x20mm, 0.5mm间距)			96+4	96+14
144 csBGA (7x7mm, 0.5mm间距)		64+10	96+4	108+4

¹ 仅提供无铅封装

参考设计和开发套件

采用一整套专为ispMACH 4000 CPLD系列优化的广受欢迎的参考设计和开发套件来缩短您的开发时间。ispMACH 4000ZE Pico开发套件是一个易于使用、低成本的平台，适用于使用ispMACH 4000ZE CPLD进行评估和设计。使用开发套件提供的预载入Pico电源演示示例设计，您可以测量各种工作模式下的功耗，并观察普通的CPLD应用以及该应用在一个256宏单元144引脚csBGA器件LC4256ZE-MN144上的运行情况。然后，您可以使用免费下载的参考设计源代码构建自己的设计，在不到一个小时的时间内实现这些功能。

参见CPLD板，了解更多ispMACH 4000和MachXO评估板的信息。

ispMACH 4000ZE Pico开发套件具有 预编程的Pico电源演示示例 ispMACH 4000ZE器件 (LC4256ZE-5MN144C) Power Manager II器件(ispPAC-POWR6AT6) 电池供电 LCD板 USB迷你接口插座（编程/电源） 15 x 2扩展插头用于IO、I2C和JTAG 全局复位按钮 4位DIP开关 3.3和1.8V电源电压 PicoView用户接口 USB连接电缆 快速入门指南 CE标志、中国RoHS环保使用期限（EFUP）和废弃电气及电子设备（WEEE）指示规范

莱迪思提供了多种印刷电路板（PCB）布局示例，使用精细间距（球到球中心距离为0.5 mm和0.8 mm）球栅阵列（BGA）封装，以协助设计和布局。在许多情况下，提供了不同的实现，帮助您降低制造成本。 ispMACH 4000ZE BGA breakout和布线示例包括 64 csBGA [EN] 64 ucBGA [EN] 144 csBGA [EN]

[EN]