ispXPLD from Lattice ispXPLDTM 5000MX 系列代表了莱迪思半导体公司全新的 XPLD（eXpanded Programmable Logic Devices）器件系列。这类器件采用了新的构建模块－多功能块（MFB: Multi-Function Block）。这些 MFB 可以根据用户的应用需要，被分别配置成 SuperWIDETM 超宽（136个输入）逻辑、单口或双口存储器、先入先出堆栈或 CAM。 ispXPLD 5000MX 器件将 PLD 出色的灵活性与 sysIOTM 接口结合了起来，能够支持 LVDS、HSTL 和 SSTL 等最先进的接口标准，以及比较熟悉的 LVCMOS 标准。 Lead Free small sysCLOCKTM PLL 电路简化了时钟管理。ispXPLD 5000MX 器件采用了拓展了的在系统编程技术，也就是 ispXP 技术，因而具有非易失性和无限可重构性。编程可以通过 IEEE 1532 业界标准接口进行，配置可以通过莱迪思的 sysCONFIGTM 微处理器接口进行。该系列器件有 3.3、2.5 和 1.8 伏供电电压的产品可供选择。

ispXPLD 产品系列指南

ispXPLD 5000MC
Vcc	器件	密度		速度		存储器 Kbit (Max)	CAM Kbit	PLL	I/O	封装
Vcc	器件	系统门 (K)	宏单元	t_PD	Fmax Mhz	存储器 Kbit (Max)	CAM Kbit	PLL	I/O	封装
1.8V	5256MC	75	256	4.0	300	128	48	2	141	256-fpBGA
	5512MC	150	512	4.5	275	256	96	2	149 193 253	208-PQFP 256-fpBGA 484-fpBGA
	5768MC	225	768	5.0	250	384	144	2	193 317	256-fpBGA 484-fpBGA
	51024MC	300	1024	5.2	250	512	192	2	317 381	484-fpBGA 672-fpBGA

ispXPLD 5000MB
Vcc	器件	密度		速度		存储器 Kbit (Max)	CAM Kbit	PLL	I/O	封装
Vcc	器件	系统门 (K)	宏单元	t_PD	Fmax Mhz	存储器 Kbit (Max)	CAM Kbit	PLL	I/O	封装
2.5V	5256MB	75	256	4.0	300	128	48	2	141	256-fpBGA
	5512MB	150	512	4.5	275	256	96	2	149 193 253	208-PQFP 256-fpBGA 484-fpBGA
	5768MB	225	768	5.0	250	384	144	2	193 317	256-fpBGA 484-fpBGA
	51024MB	300	1024	5.2	250	512	192	2	317 381	484-fpBGA 672-fpBGA

ispXPLD 5000MV
Vcc	器件	密度		速度		存储器 Kbit (Max)	CAM Kbit	PLL	I/O	封装
Vcc	器件	系统门 (K)	宏单元	t_PD	Fmax Mhz	存储器 Kbit (Max)	CAM Kbit	PLL	I/O	封装
3.3V	5256MV	75	256	4.0	300	128	48	2	141	256-fpBGA
	5512MV	150	512	4.5	275	256	96	2	149 193 253	208-PQFP 256-fpBGA 484-fpBGA
	5768MV	225	768	5.0	250	384	144	2	193 317	256-fpBGA 484-fpBGA
	51024MV	300	1024	5.2	250	512	192	2	317 381	484-fpBGA 672-fpBGA

特性

灵活的 MFB 结构
- 支持运算的超宽（SuperWIDE）逻辑
- 单口或双口随机存储器（RAM）
- 异步的先入先出堆栈（FIFO）
- 三元的 CAM
sysCLOCK PLLs
- 倍频与分频
- 时钟移位
sysIO 接口
- LVTTL, LVCMOS 1.8, 2.5, 3.3: 可编程的驱动强度; 灵活的总线保持;
热插拔
- SSTL, HSTL
- GTL+, PCI-X, PCI 3.3, AGP-1X
- LVDS
- LVPECL
拓展了的在系统编程（ispXP）
- 瞬时上电
- 便捷的单芯片
- 通过 IEEE 1532 接口实现在系统可编程（ISPTM）
- 通过 IEEE 1532 或 sysCONFIG 接口实现无限可重构
- 安全方案
高速运行
- 管脚至管脚的延时为 4.0ns
- fMAX 为 300 MHz
- 可确定的时延
低功耗
- 静态功耗低达 20mA
- 1.8-volt 核降低了动态功耗
易于系统集成
- 在 3.3、2.5 和 1.8 伏的供电电压下工作
- 提供兼容 5V 的 I/O 适合 LVCMOS 3.3 接口
- IEEE 1149.1 边界扫描测试

Lattice's ispXPLD uses 70% lower power than traditional 2.5V CPLDs

ispXPLD 评估电路板

T Lattice ispXPLD 评估电路板是一个完整的套件，用户可以对ispXPLD编程、评估和调试设计

V查看 ispXPLD 评估电路板网页

关于ispLEVER软件的信息、支持ispXPGA和ispXPLD设计，请访问 ispLEVER 软件或联系当地 Lattice 销售代表.

Recieve an email alert when this information is updated