此网页提供了有关ispLEVER软件的新内容的概述——无论是最新的版本还是以前的版本。欲了解软件所有增强功能的详细信息，请参见ispLEVER软件帮助。
欲了解已知问题和解决方法，请访问论坛中的ispLEVER 8.2已知问题
ispLEVER 8.2
ispLEVER® 8.2现提供给目前使用ispLEVER的用户。该软件版本基本上是一个维护版本。 适用于莱迪思的Synopsys Synplify Pro已经更新到版本E-2011.03L。ispLEVER不再提供MachXO2支持，因为Lattice Diamond提供了全面支持，并提供更新。
ispVM系统软件已经更新到18.0.1版本。欲了解增强功能的说明，请点击这里。
LatticeMico32系统更名为LatticeMico系统，并已经更新。新的增强功能在发布说明中进行了说明。
IPexpress包含了大量的对现有模块的改进。
ispLEVER 8.1 SP1
这个软件版本根据量产芯片特性，更新了整个LatticeECP3系列的器件值，支持Platform Manager 器件系列，并且也支持MachXO2器件系列。8.1 SP1中包括了更新的、适用于莱迪思的Synopsys® Synplify Pro®（D-2010.03L-SP1）和Aldec® Active-HDL™莱迪思版（8.2 SP1）。
新的软件功能
-
更新的器件支持
- 此版本增加了对MachXO2器件系列的支持。除了ispLEVER 8.1 SP1，还必须安装ispLEVER MachXO2控制包。请注意，Diamond 1.1是最新一代的莱迪思设计软件，并且所有新的设计项目，包括那些针对MachXO2器件的项目，都推荐使用Diamond 1.1软件。
- 此版本根据量产芯片特性，更新了整个LatticeECP3系列的器件特性值，如时序、功耗和SSO分析。
- 此版本增加了对Platform Manager器件系列数字部分的支持。Platform Manager器件还需要PAC - Designer软件，才能使用其所有功能。
-
ispVM系统
- ispVM®系统软件已经更新到版本17.9。该版本添加了对Platform Manager器件的支持。
适用于莱迪思的Synplify Pro
ispLEVER 8.1 SP1包括Synplify Pro版本D-2010.03L-SP1，提供改进的QoR并支持Platform Manager器件系列。
适用于莱迪思的Synplify Pro
适用于莱迪思的Synplify Pro的其他主要特性包括：
- HDL分析，自动产生您设计的RTL原理图，用于分析和RTL源代码的互查看。
- 混合VHDL和Verilog 综合支持
- 自动时序调整 （平衡组合逻辑中的寄存器）以获得更好的性能
- 自动门控时钟和生成时钟的转换ASIC到FPGA的高效的RTL写实现。
- Windows、UNIX和Linux 平台支持
Aldec Active-HDL莱迪思版
ispLEVER 8.1 SP1包括Aldec公司的Active-HDL莱迪思版（LE）版本8.2 SP1。此版本增加了对整个ECP3器件系列的支持，并支持Platform Manager器件系列的数字部分。
Aldec Active-HDL莱迪思版
Active-HDL LE的重要特性包括
- 混合语言仿真支持（VHDL和Verilog或SystemVerilog和Verilog）
- 从波形生成测试平台
- 设计流程管理器
- 工作区和设计存档
- 仿真Synplicity——加密的IP（VHDL和Verilog）
- SystemVerilog IEEE 1800设计
- 存储器查看
欲了解更多可用信息，请参见Aldec-HDL LE教程——包含在ispLEVER帮助文件中。
ispLEVER 8.1
ispLEVER ® 8.1现已推出。这个软件版本包括：更新了对整个LatticeECP3 FPGA器件系列的支持、更新了存储器初始化实用工具、增强的I/O布局检查以及更新的ispVM。8.1包括了更新的、适用于莱迪思的Synopsys® Synplify Pro®（D2009.12L-1）和Aldec® Active-HDL™莱迪思版（8.2 SP1）。
注： 若要将现有的设计移植到ispLEVER 8.1，需要了解软件中做了哪些更改。欲了解更多信息，请参见ispLEVER 8.1发布说明。
新的软件功能
-
更新的ECP3-17EA器件支持
- 此版本支持ECP3-17EA器件，带有初始数据支持，并使能位流生成。
-
通过命令行进行存储器初始化
- 允许用户通过直接更新NCD文件来更新存储器内容。
- 还可以从ispLEVER项目导航器的“Memory Initialization”工具来使用此功能。
-
IO布局的增强检查
- 新的先进的PIO DRC流程与IO辅助流程类似。实际的PAR引擎用于检查IO布局，但是与在整个设计上执行PAR相比，运行速度要快得多。
-
ispVM系统
- ispVM®系统软件已经更新到版本17.8。除了更多的ECP3器件，此版本ispVM还拥有Windows 7-64位操作系统支持，可使用ispDOWNLOAD USB线的USB驱动器。注——普通的ispLEVER 8.1版本不支持Windows 7操作系统。
适用于莱迪思的Synplify Pro
ispLEVER 8.1包括Synplify Pro版本D2009.12L-1，为LatticeECP3 FPGA系列提供更好的支持。
适用于莱迪思的Synplify Pro
适用于莱迪思的Synplify Pro的其他主要特性包括：
- HDL分析，自动产生您设计的RTL原理图，用于分析和RTL源代码的互查看。
- 混合VHDL和Verilog 综合支持
- 自动时序调整 （平衡组合逻辑中的寄存器）以获得更好的性能
- 自动门控时钟和生成时钟的转换ASIC到FPGA的高效的RTL写实现。
- Windows、UNIX和Linux 平台支持
Aldec Active-HDL莱迪思版
ispLEVER 8.1 SP1包括Aldec公司的Active-HDL莱迪思版（LE）版本8.2 SP1。
Aldec Active-HDL莱迪思版
Active-HDL LE的重要特性包括：
- 混合语言仿真支持（VHDL和Verilog或SystemVerilog和Verilog）
- 从波形生成测试平台
- 设计流程管理器
- 工作区和设计存档
- 仿真Synplicity——加密的IP（VHDL和Verilog）
- SystemVerilog IEEE 1800设计
- 存储器查看
欲了解更多可用信息，请参见Aldec-HDL LE教程——包含在ispLEVER帮助文件中。
