用于系统级连结的LatticeSC与LatticeSCM高性能FPGA

LatticeSC/M (系统芯片/MACO) FPGA系列集成了一个高性能的FPGA结构 [EN]、 3.8Gbps SERDES和PCS [EN]、 2Gbps并行I/O [EN]、低功耗的1V Vcc选择、l大型的嵌入式RAM [EN]、以及嵌入式ASIC块 [EN] 、提供了业界最高性能的FPGA。

LatticeSC根据当今基于连结的高速系统的要求而设计、推出了针对诸如 以太网 [EN]、PCI Express [EN]、SPI4.2 [EN]以及高速 存储控制器 [EN]等高吞吐量标准的最佳解决方案。 LatticeSC配备了嵌入式存储器、用于高端系统设计的层次化的时钟及时钟管理资源。针对低成本、系统级的集成，LatticeSCM系列提供了MACO (Masked Array for Cost Optimization) [EN]：每个器件含有高达12个嵌入式的ASIC块，以及多种工程预制的IP块。

• 系列数据手册 (PDF, 1.5M)
• 器件选型表
• 连接性白皮书 (PDF, 310K)
• 在网上商店中购买器件

主要特性

器件选型表

LatticeSC与LatticeSCM FPGA系列选型表

参数	LFSC15	LFSC25	LFSC40	LFSC80	LFSC115
逻辑资源 – LUTs (K)	15.2	25.4	40.4	80.1	115.2
sysMEM EBR RAM 块 (18Kb / 块)	56	104	216	308	424
嵌入式存储器 (Mbits)	1.03	1.92	3.98	5.68	7.80
最大分布式存储器 (Mbits)	0.24	0.41	0.65	1.28	1.84
最大SERDES信道数 (3.8Gbps)	8	16	16	32	32
DLL数	12	12	12	12	12
PLL数	8	8	8	8	8
MACO块 (仅针对LatticeSCM)	4	6	10	10	12
封装	I/O / SERDES数
256-ball fpBGA (17 x 17 mm)	139 / 4
900-ball fpBGA (31 x 31 mm)	300 / 8	378 / 8
1020-ball fcBGA (33 x 33 mm)		476 / 16	562 / 16
1152-ball fcBGA (35 x 35 mm)			604 / 16	660 / 16	660 / 16
1704-ball fcBGA (42.5 x 42.5 mm)				904 / 32	942 / 32

LatticeSC 评估板

莱迪思开发了三种平台用于评估LatticeSC FPGA的特点和性能。

• LatticeSC 通信评估板 [EN]：该板是一个高级的通信平台，将帮助您研究LatticeSC是如何实现多种通信标准和规范的。 该板的特色是包含一个300管脚的MSA无线电发射机应答器连接器，用来评估针对SFI-4.1/XSBI应用的单数据率（SDR）性能；一个Molex VHDM连接器到level 4-phase 2 (SPI-4.2)系统信息包接口；一个支持64位200管脚DDR-2 SDRM的200管脚SODIMM插座；多个用于高速SERDES和时钟I/O的SMA测试点等等。
• LatticeSC PCI Express x4评估板 [EN]：此电路板将帮助您在额外的应用空间来评估LatticeSC的性能。此电路板的主要特性包括一个x4 PCIexpress边沿连结器/形状系数、板上DDR2存储器、用于数字视频接口的BNC边沿连结器、用于SERDES I/O的SMA连结器、LVDS评估、一个外部时钟I/O等。
• LatticeSC PCI Express x1评估板 [EN]：此电路板的主要特性包括一个x1 PCIexpress边沿连结器/形状系数、板上QDR2和RLDRAM2存储器、SATA Host/Target、1Gbe SFP、用于SERDES I/O的SMA连结器、LVDS评估、一个外部时钟I/O、RJ45接口的三倍速以太网PHY、RS-232端口等。
• LatticeSC SFI-5评估板 [EN]：此电路板的主要特性包括一个经由一个300引脚MSA转发器互连的40千兆的SFI-5接口、SERDES高速接口SMA测试点与时钟连结、用于物理层CAT5电缆标准测试的连接至RJ-45的SERDES、36位QDR2+存储器件以及板上的电源电路和针对用户I/O的开关/LED。此电路板主要是针对使用莱迪思SFI-5 IP核 [EN]与利用所提供的300引脚MSA实现与40G转发器协同工作而设计的。