介绍来自莱迪思的下一代FPSC ORCA® ORSPI4, ORSPI4器件为高速数据传输提供高速和灵活的解决方案。基于嵌入片上系统结构的4系列重构性，ORSPI4含有两个符合 OIF系统包接口、4级、2相位（SPI4.2)接口块、高速存储器控制器、具有8b/10b 编码/解码的4通道600 Mbits/s 到 3.7 Gbits/s SERDES，以及超过16K可编程逻辑单元等，所有的特点都在一个芯片上！可编程逻辑单元可用于实现许多功能(即 CSIX, PL3, UT3, 等)到电路板上其它器件的接口。嵌入的SPI4.2核的功耗在900Mbps运行时功耗小于2W。相比竞争的用FPGA门实现的解决方案，只有不到五分之一的功耗!

嵌入的SPI4.2 块提供双10 Gbits/s 物理层到链接层接口，与OIF-SPI4-02.0规范一致。嵌入的一个独立存储控制器块提供FPGA和外部存储器的缓冲。高速存储控制器支持大于20 Gbits/s的吞吐量。高速的SERDES块支持4个串行链，每个运行达3.7 Gbits/s （具有8b/10b编码和解码的 2.96 Gbits/s数据率）。SERDES块提供4个全双工同步接口，并有内置Rx时钟、数据恢复（CDR)和预加重发送器。SERDES 块与莱迪思ORT82G5器件中的相同，支持嵌入的8b/10b编码和解码，以及链接状态机用于10 Gbits/s Ethernet和光纤通道。

特点

SPI4.2 特点

符合OIF-SPI4-02.0 的接口
动态定时接收接口 w/带宽高达450MHz DDR (900Mbps)
静态定时接收接口 w/速度高达350 MHz DDR (700 Mbps)
发送接口 w/速度高达450 MHz DDR (900 Mbps)
嵌入的基于例表的时序查询端口以及带宽分配的256 个逻辑端口；影像例表支持平滑地传送到新的例表
简单的FIFO接口至FPGA，易于设计和内建时钟域传送
配置可选，如建议的OIF-SPI4-02.0 标准配置参数，诸如最大的猝发规模、例表长度主和影像例表（每个1K深度）、调偏时序长度等
回送模式提供系统级和芯片级调试
运行于450MHz DDR (900Mbits/sec)的全速SPI4.2接口消耗小于2W的功率。比有软－SPI4.2的功率超过10W的FPGA更有效。
互用性模拟包括ORSPI4伙伴（NPU和成帧器厂商）

附加的嵌入核特性

Quad 600 Mbits/s 到 3.7 Gbps SERDES 支持 IEEE 802.3ae XAUI (连接状态机和嵌入的对齐FIFO），以及 ANSI X3.230:1994 1G/2G FC-符合(连接状态机和嵌入的对齐FIFO）
验证的性能 ( 同用于ORT82G5 FPSC的 SERDES)
QDR II 存储器接口提供 20+ Gbps 带宽 w/简单 FIFO 接口至 FPGA. 验证的和多个存储器供应商一致的性能

应用实例:

由10Gb网络处理器和交换结构进行处理，通过PL-3到10Gb 流，ORSPI FPSC 理想地用于聚集2.5Gb 流。 PL-3软核置于FPGA门中，在嵌入的ASIC逻辑中实现SPI4.2 核。这种实现比拥有SPI4.2 IP核的FPGA更加便于设计，且功耗较低。

ORSPI 4 application example block diagram

ORSPI4 评估电路板

莱迪思 ORSPI4 评估电路板为ORSPI4器件提供了一个评估和开发的平台。这个具有完整特点的电路板包含所有需要评估ORSPI4器件的特点，有助于产品开发

查看 ORSPI4 评估电路板网页

Recieve an email alert when this information is updated

莱迪思 FPSC 技术为成本、产品上市和产品性能提供了最佳的平台。

Basel Azzam, Fujitsu Network Communications公司硬件设计部主任