该LatticeMico8是一个8位微控制器,针对莱迪思的现场可编程门阵列( FPGA )及跨越式可编程逻辑器件结构而优化。
集成了全面18位宽指令集与32个通用寄存器,LatticeMico8是一个用Verilog和VHDL编写的灵活的参考设计,适合各种各样的市场,
包括通讯、消费、计算机、医疗、工业和汽车。
该核耗费最小的器件资源,在最小配置的情况下,不少于200个查找表(LUT),同时保持了广泛的功能集。
LatticeMico8是依据新的开放知识产权( IP )核的许可证进行授权,这是FPGA供应商首次提供这样的授权。
使用开放源代码IP的主要好处是更大的灵活性,提高了便携性,并且没有成本。
这项新协议提供了标准的开放源代码的所有优点,并且允许用户将专有设计与开放源代码的核结合在一起。
此外,它还允许设计以位流或FPGA格式的方式销售,无需将它与许可证的副件捆绑在一起。
为LatticeMico8贡献您的力量吧!
您是否有设计要与我们分享?您碰到了一个错误?您是否想看到一个新的功能?请让我们知道!请发送电子邮件到技术支持techsupport@latticesemi.com。
特点
- 8位数据通道
- 18位宽指令
- 可配置的16或32通用寄存器
- 输入/输出采用“端口”(256端口/页,高达65536页)
- 可选的外部256字节便笺本RAM
- 每个指令两个周期
- 每个输入/输出周期3个周期(可采用READY选通扩展)
- 莱迪思UART参考设计外设
评估配置
下表列出了众多可能的配置的一小部分。3.0版Mico8适用于所有莱迪思FPGA。
| 配置数 |
说明* |
器件 |
LUT数 |
寄存器数 |
SLICE数 |
f MAX (MHz) |
| 1 |
16个寄存器、32字节的外部便笺本、 512 PROM, 8位外部地址
|
LFXP3C-4, LFEC3E-4 |
250 |
61 |
144 |
65.7 (LFXP3C-4) 78.8 (LFEC3E-4) |
| LCMX01200C-4 |
239 |
61 |
120 |
74.0 (LCMXO1200C-4) |
| LFE2-50E-5 |
265 |
61 |
155 |
103.5 (LFE2-50E-5) |
| 2 |
32个寄存器、32字节的外部便笺本、 512 PROM, 8位外部地址 |
LFXP3C-4, LFEC3E-4 |
299 |
61 |
169 |
63.9 (LFXP3C-4) 71.7 (LFEC3E-4) |
| LCMXO1200C-4 |
290 |
61 |
145 |
77.0 (LCMXO1200C-4) |
| LFE2-50E-5 |
308 |
61 |
177 |
98.8 (LFE2-50E-5) |
| 3 |
16个寄存器、32字节的外部便笺本、 512 PROM, 16位外部地址 |
LFXP3C-4, LFEC3E-4 |
255 |
69 |
145 |
66.7 (LFXP3C-4) 76.8 (LFEC3E-4) |
| LCMXO1200C-4 |
242 |
69 |
121 |
81.3 (LCMXO1200C-4) |
| LFE2-50E-5 |
274 |
70 |
157 |
102.6 (LFE2-50E-5) |
| 4 |
32个寄存器、32字节的外部便笺本、 512 PROM, 16位外部地址 |
LFXP3C-4, LFEC3E-4 |
303 |
69 |
168 |
62.2 (LFXP3C-4) 66.5 (LFEC3E-4) |
| LCMXO1200C-4 |
296 |
69 |
148 |
72.5 (LCMXO1200C-4) |
| LFE2-50E-5 |
323 |
69 |
181 |
99.2 (LFE2-50E-5) |
文档
LatticeMico8用户指南
技术文章1095 - 利用LatticeXP评估板使用LatticeMico8微控制器
核代码
LatticeMico8 3.0版增加了寻址代码空间,拥有可配置的地址范围,并且针对高层编译器的支持改善了堆栈操作,而且保持一个很小的尺寸。
该代码将运行在ispLever 5.1和更高版本。预定的ispLever工程(即 .SYN )文件,在7.0和更高版本中有效。
LatticeMico8核源代码修改版本3.0 Verilog - 新
LatticeMico8核源代码修改版本3.0 VHDL - 新
Tool Code
针对核修改版本3.0及以上的LatticeMico8工具代码
上述工具包包含源代码和针对LatticeMico8的可执行文件
演示
LatticeMico8演示
有用的外部链接
存档代码
LatticeMico8核源代码修改版本2.4 Verilog
上述源代码是针对ispLEVER 6.0版及以上的Verilog源代码
LatticeMico8核源代码修改版本2.4 VHDL
上述源代码是针对ispLEVER 6.0版及以上的VHDL源代码
LatticeMico8核源代码修改版本2.3 Verilog
上述Verilog源代码支持LatticeECP2、LatticeECP/EC、LatticeXP、MachXO器件。
此外,该版本处理大量的指令(对于LatticeECP2而言,有1024条)并且支持较大的跳转/分支(2048)。
对于新的设计,建议采用2.4版本。
LatticeMico8核源代码修改版本2.3 VHDL
上述VHDL源代码支持LatticeECP2、LatticeECP/EC、LatticeXP、MachXO器件。
此外,该版本处理大量的指令(对于LatticeECP2而言,有1024条)并且支持较大的跳转/分支(2048)。
对于新的设计,建议采用2.4版本。
LatticeMico8核源代码修改版本2.2(仅Verilog)
上述源代码改正了一些错误,并且针对MachXO跨越式可编程逻辑器件系列进行了完整的测试。
LatticeMico8核源代码修改版本1.0(仅Verilog)
针对核修改版本2.3的LatticeMico8工具代码
针对核修改版本1.0的LatticeMico8工具代码
|