 |
ispClock™– 标准的时钟网络解决方案
想象一下在设计您的时钟网络时，不使用各种零延时缓冲器、扇出缓冲器、终端电阻器、延时线以及弯曲的时钟走线布局！
答案是莱迪思的创新的用于复杂时钟网络的ispClock5500A系列和用于简单网络的ispClock5300S系列。
莱迪思的ispClock器件能够被编程而产生多个时钟频率，对每个输出进行时钟走线长度差异的补偿，精确地匹配走线阻抗并且用不同的信号要求来驱动时钟网络 - 所有这些都是在满足严格的相偏和抖动标准的情况下！
ispClock的结构以一个高性能的锁相环为中心，四围拥有可编程输入、反馈和输出电路。它具有很高的灵活性，
可产生多达五个不同的时钟频率，并且能将它们布线到任何一个输出引脚。
参考输入、反馈输入和所有输出能够被独立地编程，从而与不同的I/O标准接口。
每个输出的相偏可以进行独立且精密地控制，从而补偿电路板走线长度的差异或者接收器件的时序要求。
在ispClock5600A器件中，芯片中可存储四组配置数据，为节能、测试模式和其它用途而动态地选择输出频率。
ispClock5300S支持在单个器件中零延时和非零延时的扇出缓冲器的实现。
PAC-Designer软件
基于PC的PAC-Designer
设计工具提供针对ispClock器件的全面支持。
主要的特性和优点
- 缩小电路板面积
- 单片ispClock器件替代多种时钟器件
- 无需蜿蜒的走线和终端电阻
- 改善了时钟网络的性能
- 增加了时序裕量
- ispClock器件减少了时序的不确定性
- 缩短了上市时间
- 基于Windows / PC 的设计
| 特性 |
ispClock5600A
系列 |
ispClock5300S
系列 |
| 5620A |
5610A |
5320S |
5316S |
5312S |
5308S |
5304S |
| 输出数 |
20 |
10 |
20 |
16 |
12
|
8 |
4
|
| 输入工作频率范围 |
8至400MHz |
8至267MHz |
| 输出工作频率范围 |
4至400MHz
|
5至267MHz
|
| VCO 工作频率 |
320至800MHz |
160至400MHz |
| 扩频兼容性 |
是 |
是 |
| 可编程输入类型 |
LVTTL, LVCMOS, SSTL, HSTL, LVDS, LVPECL, 差分SSTL, 差分HSTL |
LVTTL, LVCMOS, SSTL, HSTL, LVDS, LVPECL, 差分SSTL, 差分HSTL |
可编程输出及
反馈接口类型 |
LVTTL, LVCMOS, SSTL, HSTL, LVDS, LVPECL, 差分SSTL, 差分HSTL |
LVTTL, LVCMOS, SSTL, HSTL |
| PLL反馈类型 |
内部/外部 |
外部 |
| M、N分频器 |
从1到40
|
没有
|
| V分频器数 |
5
|
3
|
| V分频器计数范围 |
2至80 (以2为步长)
|
1至32 (以2次幂为步长)
|
| 最大的周期-周期抖动 |
70ps (峰-峰) |
70ps (峰-峰) |
| 最大周期抖动(RMS) |
12ps |
12ps |
| 最大相位抖动(RMS) |
50ps |
50ps |
| 最大静态相位偏移 |
-100ps至200ps |
-40ps至100ps |
| 产生的频率数 |
5 |
3 |
| 可编程相偏 |
156ps至12ns |
156ps至5ns |
| 扇出缓冲器模式 |
否
|
是
|
| 可编程终端 |
40至70Ω 及 20Ω 设置 |
40至70Ω 及 20Ω 设置 |
|
|
您的账户 
