 |
莱迪思为其高性能（LatticeSC）、 低成本（Lattice ECP2/M）
以及非易失（Lattice XP） 系列提供了业界最高性能的并行I/O 。
LatticeSC系列配备了差分I/O速率高达2Gbps的PURESPEED
I/O 技术，而LatticeECP2/M系列拥有业界最佳840Mbps差分I/O性能的sysIO
块。
LatticeSC PURESPEED I/O
通过融入以下技术，PURSEPEED I/O 结构拥有业界最高并行I/O速度：
- 以2Gbps (LVDS)速率工作的业界最高速度的I/O缓冲器
- 多种片上的终端选择，包括一个低功耗的Vtt选项
- 专用的变速及多路合成/分解模块
- 专用的低功耗时钟分频器
- 由一个配备了具有专利的输入逻辑(AIL)适应闭环控制电路的输入延时(INDEL)模块组成的对齐逻辑。
 LatticeSC PURESPEED I/O系统的构件
专用的对齐逻辑将一个高度粒状的输入延时模块（以70ps为步长的144个延时单元）和AIL模块组合在了一起。
AIL模块检查用户定义的建立-保持时间（或数据有效窗口，包括系统抖动），与INDEL模块协同工作从而调整数据延时，直到数据的边沿落到用户定义的窗口之外。
这一过程根据过程、电压和温度而动态地变化，从而确保建立-保持时间不发生冲突。
一个真正一劳永逸的系统。
采用INDEL和AIL电路的闭环对齐
支持的电气标准
| I/O 标准 |
缓冲器类型 |
时钟频率 |
管脚速度 |
相关链接 |
| 通用LVDS, Mini-LVDS, RSDS |
LVDS |
1 Ghz |
高达2 Gbps |
PURESPEED I/O,
GPON BMR
|
| RapidIO |
差分 |
125 - 500 Mhz |
620 Mb-1 Gbps |
|
| HyperTransport |
LVDS |
200 - 800 Mhz |
400 - 1600 Mbps |
|
| SPI-4 |
LVDS |
311 - 450 Mhz |
622 - 900 Mbps |
MACO SPI4.2,
Interop |
| SFI-4/XSBI |
LVDS |
622/645 Mhz |
622/645 Mbps |
|
| XGMII |
HSTL |
156 Mhz |
311 Mbps |
10GbE MAC IP |
| QDR2 SRAM |
HSTL |
300 Mhz |
600 Mbps |
存储器解决方案,
MACO存储控制器 |
| DDR1/2 SDRAM |
SSTL |
333 Mhz |
667 Mbps |
存储器解决方案,
MACO存储控制器
|
| PCI/PCI-x |
LVTTL |
66/133 Mhz |
66/133/266 Mbps |
PCI IP |
| RLDRAM 1/2 |
HSTL |
300/400 Mhz |
600/800 Mbps |
存储器解决方案,
MACO存储控制器
|
LatticeECP2/M和LatticeXP的sysIO
SysIO为低成本的FPGA提供了业界最高性能的I/O。这是借助以下方式获得的：
- 以840Mbps (LVDS)工作的I/O缓冲器
- 用于DDR到SDR转换的自动的多路合成/分解和齿轮逻辑
- 自动的DQS与选通对齐
 Lattice ECP2/M sysIO的构件
针对存储器接口，sysIO块与一个工程预制的对齐模块一起工作，根据过程、电压和温度而对齐DQS和DQ，从而确保无缝的从高速I/O到FPGA逻辑的时钟转换。
|
|
您的账户 
